Automaatne optiline BGA ümbertöötlusjaam

Automaatne optiline BGA ümbertöötlusjaam

1. Auto Optical BGA Rework Stationi rakendamine

Arvuti emaplaat, nutitelefon, sülearvuti, MacBooki loogikaplaat, digikaamera, konditsioneer, televiisor ja muu elektroonika

seadmed meditsiinitööstusest, sidetööstusest, autotööstusest jne.

Sobib erinevat tüüpi kiipidele: BGA,PGA,POP,BQFP,QFN,SOT223,PLCC,TQFP,TDFN,TSOP,PBGA,CPGA,LED-kiip.

2. Auto Optical BGA Rework Stationi tooteomadused

•Kiibi tasemel parandamise edukas määr. Mahajootmise, monteerimise ja jootmise protsess on automaatne.

• Iga jootekoha täpne joondamine on tagatud optilise joondusega CCD-kaameraga.

•Täpse temperatuuri reguleerimise saab tagada 3 sõltumatu küttepiirkonnaga. Masin saab seadistada ja salvestada

1 miljon temperatuuriprofiili.

• Paigalduspea sisseehitatud vaakum võtab BGA kiibi automaatselt pärast mahajootmise lõpetamist.

3. Auto Optical BGA Rework Stationi spetsifikatsioon

4. Auto Optical BGA Rework Stationi üksikasjad

1. CCD-kaamera (täpne optiline joondussüsteem); 2.HD digitaalne ekraan ; 3. Mikromeeter (reguleerige kiibi nurka) ;

4.3 sõltumatud kütteseadmed (kuum õhk ja infrapuna); 5. Laserpositsioneerimine ; 6. HD puuteekraani liides, PLC juhtimine;

7.Led esilatern ; 8.Joystick juhtimine .

5. Miks valida meie automaatne optiline BGA ümbertöötlusjaam?

6. Auto Optical BGA Rework Stationi sertifikaat

7. Auto Optical BGA Rework Stationi pakkimine ja saatmine

8.KKK

Kuidas kiipi testida?

Esialgne süsteemitaseme kiibi test

SoC põhineb sügavatel submikronilistel protsessidel, seega nõuab uute Soc-seadmete testimine täiesti uut lähenemist. Kuna iga funktsionaalne komponent

on oma testimisnõuded, peab projekteerimisinsener koostama katseplaani juba projekteerimisprotsessi alguses.

SoC seadmete plokkide kaupa testimise kava tuleb realiseerida: õigesti konfigureeritud ATPG tööriistad loogika testimiseks; lühikesed katseajad; uus kiire

veamudelid ja mitme mälu või väikese massiivi testid. Tootmisliini puhul ei leia diagnostikameetod mitte ainult viga, vaid ka eraldab selle

vigane sõlm töötavast sõlmest. Lisaks tuleks katseaja säästmiseks võimalusel kasutada testmultipleksimise tehnikaid. Valdkonnas väga

integreeritud IC testimisel, ATPG ja IDDQ testitavatel disainitehnikatel on võimas rikete eraldamise mehhanism.

Muud tegelikud parameetrid, mida tuleb eelnevalt planeerida, hõlmavad skannitavate kontaktide arvu ja mälumahtu igas viigu otsas.

Piirde skaneerimise saab manustada SoC-le, kuid see ei piirdu plaatide või mitme kiibi moodulite vastastikuse ühendamise testidega.

Kuigi kiibi suurus väheneb, suudab kiip siiski pakkida miljoneid kuni 100 miljonit transistorit ja testimisrežiimide arv on kasvanud enneolematuks

tasemed, mille tulemuseks on pikemad katsetsüklid. Seda probleemi saab testida. Režiim compression lahendada, tihendusaste võib ulatuda 20 protsenti kuni 60 protsenti. Tänapäeva mastaapseks

kiibi disaini, mahuprobleemide vältimiseks on vaja leida testtarkvara, mis saaks töötada 64-bitistes operatsioonisüsteemides.

Lisaks seisab testtarkvara silmitsi uute testimisprobleemidega, mis on põhjustatud sügavatest submikroniliste protsesside ja sageduse suurenemisest. Varem kasutati ATPG testirežiimi jaoks

staatiliste blokeerimisvigade testimine ei olnud enam kohaldatav. Funktsionaalsete mustrite lisamine traditsioonilistele tööriistadele muutis uute vigade leidmise keeruliseks. Parem lähenemine on

klassifitseerige varasemad funktsionaalrežiimide rühmad, et teha kindlaks, milliseid rikkeid ei saa tuvastada, ja seejärel looge ATPG-režiim, et jäädvustada need puuduvad veatüübid.

Kuna projekteerimisvõimsus suureneb ja testimisaeg transistori kohta väheneb, kasutatakse kiirusega seotud probleemide leidmiseks ja vooluahela ajastuse kontrollimiseks sünkroonne katsemeetod

tuleb tööle võtta. Sünkroontestimine peab hõlmama mitut veamudelit, sealhulgas siirdemudeleid, tee viivitusi ja IDDQ-d.

Mõned tööstusharu ettevõtted usuvad, et blokeerimis-, funktsionaalsus- ja mööduvate/teeviivituste vigade kombineerimine võib olla kõige tõhusam testimisstrateegia. Sügava jaoks

submikronilised kiibid ja kõrgsageduslik töö, siirde- ja teeviivituse testimine on veelgi olulisem.

ATE täpsuse probleemi lahendamiseks testituuma sünkroniseerimisel ja kulude vähendamiseks on vaja leida uus meetod, mis lihtsustab

testseade (siirde- ja teeviivituse test nõuab testseadme liideses täpset kellaaega), See tagab, et signaal on testi ajal piisavalt täpne.

Kuna SoC-mäluplokis on suur tootmisdefektide võimalus, peab mälu BIST-il olema diagnostiline funktsioon. Kui probleem on leitud,

defektse aadressiüksuse saab vastendada varuaadressiüksuse üleliigsesse mällu ja tuvastatud veaaadress jäetakse kõrvale. Vältige äraviskamist

kogu kallis kiip.

Väikeste sisseehitatud mäluplokkide testimine välistab vajaduse täiendavate väravate või juhtimisloogika järele. Näiteks saab teisendada vektorite teisendamise testimise tehnikaid

funktsionaalsed režiimid skaneerimisrežiimide seeriaks.

Erinevalt BIST-meetodist ei vaja möödaviigumäluploki funktsionaalne sisend täiendavat loogikat. Kuna täiendavat testimisloogikat pole vaja, on SoC

arendusinsenerid saavad minevikus loodud testimustreid uuesti kasutada.

Täiustatud ATPG tööriistad mitte ainult ei testi makrosid paralleelselt, vaid määravad ka konfliktide olemasolu ning täpsustavad, milliseid makrosid saab paralleelselt testida ja milliseid

makrosid ei saa paralleelselt testida. Lisaks saab neid makrosid tõhusalt testida isegi siis, kui makrokell on sama, mis skannimiskell (näiteks sünkroonmälu).

Praegu pole tihedal kahepoolsel plaadil piisavalt katsepunkte ja iga keeruline kiip peab olema varustatud piiride skaneerimise ahelaga. Ilma

piiride skaneerimine, plaaditasemel tootmisdefektide otsimine on üsna keeruline ja neid pole isegi võimalik leida. Piiride skaneerimisega on tahvli tasemel testimine äärmiselt lihtne

ja sõltumatu kiibis olevast loogikast. Piiri skaneerimine võib konfigureerida ka ATPG-režiimi kiibi skannimisahelaga tootmise mis tahes etapis.